## (19)日本国特許庁(JP)

H 0 3 K 3/037

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-37305

(43)公開日 平成5年(1993)2月12日

(51)Int.Cl.<sup>5</sup>

識別配号

庁内整理番号

Z 7328-5.1

FΙ

技術表示箇所

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平3-188619

(22)出願日

平成3年(1991)7月29日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 田中 功

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 山口 聖司

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 弁理士 小鍜治 明 (外2名)


## (54)【発明の名称】 ラッチ回路

#### (57)【要約】

【目的】 本発明は、電源電圧の変化に対してデータ伝達の遅延時間の変化が少なく、出力配線部分の容量の変化に対しても遅延時間がほとんど影響を受けないという回路設計の容易化を可能とする高速なラッチ回路を提供することを目的とする。

【構成】 NチャネルMOSトランジスタ101,102により入力データとその反転信号の入力を制御し、メモリセル107の2つの記憶節点113,114に、入力されたデータとインバータ108により生成した反転信号を記憶させると同時に、出力用インバータ105,106を通して正転、反転の両方のデータを出力する。メモリセルをフリップフロップ構成として正転、反転の両方の信号によりデータのラッチを行い、出力用インバータ101,102を適当なサイズに設計することにより、出力配線の容量、電源電圧の変化に対して遅延時間の変動が少なく、且つ、高速なデータの伝達を可能とする。





## 【特許請求の範囲】

【請求項1】入力データの反転信号を生成するためのイ ンバータと、第1及び第2の2つの記憶接点を持つフリ ップフロップ構成のメモリセル部と、イネーブル信号に より入力データと前記インバータにより生成した反転信 号の前記メモリセルへの入力を制御する第1及び第2の NチャネルMOSトランジスタと、前記メモリセルに保持し たデータを出力するための出力用インバータを備え、前 記第1のNチャネルMOSトランジスタを通して入力データ の正転信号を前記メモリセルの前記第1の記憶接点へ入 10 力し、前記第2のNチャネルMOSトランジスタを通して前 記インバータにより生成した反転信号を前記メモリセル の前記第2の記憶接点へ入力し、この2つの信号の入力 をイネーブル信号により同時に制御し、前記メモリセル にデータを書き込むと同時に前記出力出力用インバータ を通してデータを出力することを特徴とするラッチ回 路。

#### 【発明の詳細な説明】

[0001]

として好適なラッチ回路に関するものである。

[0002]

【従来の技術】図3は 従来のラッチ回路の回路構成の 一例を示すものである。図3において、301,302はNチャ ネルMOSトランジスタ(以下、NMOSTrと言う)、303,304 はインバータ、305はデータを記憶するメモリセル、306 はデータの入力端子、307はイネーブル信号の入力端 子、308はデータの出力端子、309は反転信号の出力端 `子、310は反転イネーブル信号の入力端子である。

路の動作を説明する。但し、図4は、このラッチ回路の タイミングチャートである。

【0004】入力端子306からはデータDが入力され、 入力端子307からはイネーブル信号E、入力端子310から はイネーブル信号Eの反転信号であるE'が入力され る。いま、データDが"H"(高レベル)となり、その直 後の時刻Ts3でイネーブル信号Eが"L"(低レベル)か ら"H"に反転すると、NMOSTr301がオンし、"H"のデータ がNMOSTr301から取り込まれてインバータ303で反転され る。したがって、インバータ303の出力側のG点に"L"に 40 反転したデータが取り込まれ出力端子309から出力され る。また、このG点のデータがインバータ304で"H"に反 転され出力端子308を通して出力される。

【0005】次に、時刻Ts4でイネーブル信号Eが"L"に なると、その反転信号E'は"H"になるから、NMOSTr301 がオフし、NMOSTr302がオンする。この時、G点の"L"レ ベルはインバータ304で反転されてインバータ303の入力 側のF点に"H"レベルとして供給されるので、NMOSTr301 がオフしてもG点のレベルは"L"に保持される。

【〇〇〇6】また、イネーブル信号Eが"H"となり、NMO 50 転、反転の両方のデータの高速な転送が可能なラッチ回

STr301がオンしたときにデータDが"L"である場合に は、同様な動作によりG点には"H"レベルが保持され、 出力端子308には"L"レベルの出力データQが出力され、 出力端子309には"H"レベルの出力データNQが出力され

【0007】以上のように、図3に示したラッチ回路で は、入力端子306の入力データは、インバータ303で信号 が反転されることによりG点に書き込まれ、インバータ 303、304の順に転送され、出力端子308からデータQと して、また、出力端子309からは反転されたデータNQ として出力される。

[0008]

る。

【発明が解決しようとする課題】図3の従来例のラッチ 回路に於いてラッチへ書き込まれるデータDが"H"レベ ル(即ち、VDD)だったときには、F点の電位は最大 (VDD-Vt)までしか上昇しない。ここでVDDは電源電 圧、VtはNMOSトランジスタ301のしきい値電圧である。 一方、データDが"L"レベルの時には、F点の電位は速 やかにOVまで引き下げられる。これは、データDが"H" 【産業上の利用分野】本発明は、高速な信号の伝達手段 20 レベルの時には、F点の電位が(Von-Vt)まで達する と、NMOSトランジスタ301のゲート-ソース間電圧がしき い値電圧まで降下し、トランジスタ301が遮断状態にな るからである。このとき、出力電圧が大きくなるととも に、等価的なスイッチ抵抗が大きくなるので伝達が遅く なる。この実施例のようにインバータ304、NMOSTr302に よりデータの帰還路を設けることにより、G点の電位を Vooまで引き上げることはできるが、この動作は、NMOS Tr301がオフし、NMOSTr302がオンした時点で初めて行わ れる。このため、G点の電位がVnnまで上昇するのは遅 【0003】以下、図3と図4を用いて、このラッチ回 30 れることになる。ここで、NMOSTr301のVtには基板バイ アス効果により $Vt=Vt_0+r(Vsb)^{1/2}$ の関係があり、電源 電圧が低下した場合にはVtが低下するが、この変化はほ とんどの場合には電源電圧の変化に比べれば小さいの で、電源電圧変化の影響の方が顕著に現われる。但し、 Vsbは基板-ソース間の電位差、VtoはVsb=0の時のしきい 値電圧、 γは定数である。 即ち、電源電圧が低下すると ゲートーソース間にかかる電圧が減少するため電流が減 少し、著しくラッチへデータが取り込まれるのが遅くな る。このため、低電源電圧系の回路構成を設計する場 合、この構成の回路では高速な回路動作が達成されなか った。

> 【0009】また、出力端子308,309に到る出力配線に は容量が存在し、この容量が大きい場合には、これを充 放電するために大きな遅延が生じていた。このため、デ ータの書き込みの確定が遅くなると言う問題を有してい た。

> 【0010】本発明の目的は、かかる問題点を解消し、 電源電圧が低下してもデータの書き込み時間の変動が少 なく、また書き込み時間が配線容量に依存しない、正

路を提供することにある。

#### [0011]

【課題を解決するための手段】上記目的を達成するため に、本発明によるラッチ回路は、入力データの反転信号 を生成するためのインバータと、第1及び第2の2つの 記憶接点を持つフリップフロップ構成のメモリセル部 と、イネーブル信号により入力データと前記インバータ により生成した反転信号の前記メモリセルへの入力を制 御する第1及び第2のNチャネルMOSトランジスタと、前 インバータを備え、前記第1のNチャネルMOSトランジス タを通して入力データの正転信号を前記メモリセルの前 記第1の記憶接点へ入力し、前記第2のNチャネルMOSト ランジスタを通して前記インバータにより生成した反転 信号を前記メモリセルの前記第2の記憶接点へ入力し、 この2つの信号の入力をイネーブル信号により同時に制 御し、前記メモリセルにデータを書き込むと同時に前記 出力出力用インバータを通してデータを出力するもので ある。

#### [0012]

【作用】本発明に係るラッチ回路は、上記のようにメモ リセルへの入力に入力データとその反転信号の両方を用 いているため、一方の入力データが"H"レベルの信号の 書き込みであっても他方の入力は"L"レベルの書き込み となり、電源電圧の変動の影響が少なく書き込み時間が 極端に長くなることがなくなる。

【0013】また、データの書き込み時にデータの確定 時間が出力配線部の容量に影響されにくく、正転、反転 の両方のデータの高速書き込みが可能になる。

## [0014]

【実施例】以下本発明の一実施例のラッチ回路につい て、図面を参照しながら説明する。まず、図1は本発明 の実施例におけるラッチ回路の回路図を示すものであ る。図1において、101,102はイネーブル信号によって データの入力を制御するNMOSTr、108はデータの反転信 号を生成するためのインバータ、107は2つのインバー タ103,104によりフリップフロップを構成したメモリセ ル、105,106はデータの出力部に当たる出力用インバー 夕である。また、109はイネーブル信号の入力端子、110 はデータの入力端子、111は反転信号の出力端子、112は 40 データの出力端子、113,114はメモリセル107の記憶節点 である。

【0015】以上のように構成されたラッチ回路につい て、以下図1及び図2を用いてその動作を説明する。 但 し、図2は本発明の実施例のラッチ回路におけるタイミ ングチャートを示すものである。

【0016】入力端子110からはデータD1が入力され、 入力端子109からはイネーブル信号Eが入力される。い ま、データD1が"H"レベルとなっており、時刻Ts1でイ ネーブル信号Eが"L"から"H"に反転すると、NMOSTr101.

102がオンし、NMOSTr101を介して"H"の入力データがG 点に取り込まれる。また、H点には、NMOSTr102を介し て、インバータ108により"L"に反転された反転データD 2が取り込まれる。そして、これと同時に出力用インバ ータ105を通して"L"に反転した出力データNQが出力さ れ、出力用インバータ106を通して"H"に反転した出力デ ータQが出力される。 次に、時刻Ts2でイネーブル信 号Eが"L"になると、NMOSTr101、102がオフする。この とき、G点の"H"レベルはインバータ103で反転されてイ 記メモリセルに保持したデータを出力するための出力用 10 ンバータ104の入力側に"H"レベルとして供給され、H点 の"L"レベルはインバータ103の入力側に"H"レベルとし て供給されるので、NMOSTr101、102がオフしてもG点、 H点のレベルは保持される。データD1が"L"であった場 合でも同様な動作で、G点、H点のレベルは保持され る。

> 【0017】このようにして、入力端子110から入力さ れた入力データは、インバータ108により生成された反 転信号とともにイネーブル信号Eの立ち上がり時刻毎に ラッチされる。

20 【0018】ここで、入力データD1が"H"レベルであっ た場合電源電圧が下がったときには、NMOSTr101を通し て書き込まれる"H"レベルのデータの書き込みは遅れる。 が、NMOSTr102を通して書き込まれるのは"L"レベルの信 号であるため電源電圧が下がっても極端には遅くならな い。また、逆に、NMOSTr102から書き込まれる信号が"H" レベルだった場合でもNMOSTr101に対する入力は"L"とな るから、データの書き込み時間は遅くならない。即ち、 メモリセルへの入力に入力データD1とD1の反転信号D 2の両方を用いているため、一方の入力データが"H"レベ 30 ルの信号の書き込みであっても他方の入力は"L"レベル の書き込みとなるため、電源電圧Vonの変動の影響が少 なく書き込み時間が極端に長くなることがなくなる。

【0019】また、メモリセルからの正転信号、反転信 号の両方の出力部に出力用インバータを備えており、こ のインバータのサイズを適当な大きさに設計することに より、出力部の配線容量が大きくなったときにも書き込 み時間の変動を抑えることができる。このため、出力部 の配線容量が変化した場合でもメモリセル部を構成する インバータのサイズを考慮する必要がなく、出力部のイ ンバータのサイズを変更するだけでよくなり、回路設計 時に、回路定数の検討課程を簡略化することができる。 配線容量に対してのデータ出力の遅延時間について、本 実施例によるラッチ回路と従来のラッチ回路の特性を図 5に比較して示している。

【0020】なお本実施例では入力信号の正転、反転の 両方の信号を出力したが、これはどちらか一方の信号の み出力してもよい。この場合には、回路の構成自体をほ とんど変更することなくどちらの信号でも選択すること が可能となり、回路設計の容易化が実現できる。

[0021]

【発明の効果】以上のように、本発明のラッチ回路によれば、電源電圧が変化してもデータの書き込みにかかる時間(遅延時間)の変化が少なく、又、このデータの書き込み時間が出力部の負荷容量に依存しないため、今後のLSIの高速化、低電圧化に容易に対応できる。また、配線容量に関係なくメモリセル部の大きさを設計できること、正転、反転の2つのデータをラッチしてそのいずれでも出力できることにより回路設計の自由度を向上するという効果を有する。

## 【図面の簡単な説明】

【図1】本発明の一実施例におけるラッチ回路の回路図

【図2】同実施例における動作説明のためのタイミング チャート図

【図3】従来のラッチ回路の回路図

【図4】従来例における動作説明のためのタイミングチ

マート図

【図5】本発明の実施例と従来のラッチ回路についての、出力部の配線容量とデータの入力から出力までにかかる遅延時間のシミュレーションの結果に基づく特性図【符号の説明】

6

101、102 Nチャネルトランジスタ

103、104 インバータ

105、106 出力用インバータ

107 メモリセル

10 108 反転信号を生成するインバータ

109 イネーブル信号の入力端子


110 データの入力端子

111 反転信号の出力端子


112 データの出力端子

【図1】






【図4】



【図2】



## 【図3】

301,302	NチャネルMOSトランジスタ
303,304	インパータ
305	メモリセル
306	データの入力端子
307	イネープル信号の入力端子
308	データの出力端子
309	反転信号の出力端子
310	反転イネーブル信号の入力端子

